半導体コアプロセス : ステップ 8 / 11

ウェーハ
アニールサービス

株式会社ナノシステムズJPでは、イオン注入後のドーパント活性化・薄膜成膜後の膜緻密化・ボンディング後のインターフェース強化向けにN₂・H₂・真空アニールとRTA最大2000°Cを提供します。

N₂雰囲気H₂雰囲気 真空アニールRTA 最大2000°C SiCウェーハアニールカーボンキャップアニール ドーパント活性化膜緻密化 · 応力緩和
2000°C
RTA最大温度
4種類
アニール雰囲気:N₂/H₂/真空/Ar
専用
SiC高温アニールプロセス
一貫
イオン注入と連携フロー
4種類のアニール方式
材料とプロセス目的に応じた方式選定

株式会社ナノシステムズJPでは、イオン注入後・薄膜成膜後・ボンディング後のアニールサービスを提供します。アニールは最終デバイス性能を決定する重要工程です。誤った雰囲気または温度は酸化・表面粗さ・ドーパント活性化不足を引き起こします。

🔵

窒素(N₂)アニール

制御されたN₂雰囲気が酸化を防止しつつドーパント活性化・膜緻密化・オーミックコンタクト形成を可能にします。シリコンCMOSと化合物半導体プロセスに幅広く対応。最も汎用性の高いアニール雰囲気。

ドーパント活性化PECVD膜緻密化コンタクトシンタリング酸化防止CMOS対応
🟡

水素(H₂)/ フォーミングガス

H₂雰囲気またはフォーミングガス(通常5〜10% H₂/N₂)がダングリングシリコン結合に水素を結合させることでSi/SiO₂ゲート酸化膜界面のトラップを不活化します(Dit低減)。キャリア移動度向上とMOS閾値電圧安定化に必須。

インターフェーストラップ不活化Dit低減キャリア移動度向上フォーミングガス対応ゲート酸化膜品質

真空アニール

最高純度のアニール環境。微量酸素・窒素・水蒸気を含むすべての反応性ガスを排除。複合酸化物薄膜での精確な化学量論比制御、直接ウェーハボンディング前のインターフェース前処理、研究グレードの膜特性評価に対応。

最高純度化学量論比制御ボンディング前処理複合酸化物薄膜研究グレード

RTA - 急速熱アニール(最大2000°C)

ArまたはN₂下で最大2000°CまでのランプベースRTA。非常に短いアニール時間(秒〜分)でドーパントを活性化しながら、浅接合デバイスのドーパント再拡散を最小化します。SiC:1400〜1800°C Ar。GaN:700〜1000°C。Si:900〜1100°C。

最大 2000°CSiC: 1400〜1800°C ArGaN: 700〜1000°CSi: 900〜1100°C秒〜分
🔴

SiCウェーハアニール

シリコンカーバイドの専用アニールサービス。4H-SiCへのAl(p型)とN(n型)注入は完全な電気的活性化のためにAr雰囲気下1400〜1800°Cのアニールが必要です。活性化効率>80%。SiC MOSFET・SBD・BJT向け。

4H-SiC 専用Al/N活性化 1400〜1800°CAr雰囲気活性化効率 >80%SiC MOSFET · SBD · BJT
🛡️

カーボンキャップアニール

SiC高温アニール前に、ウェーハ表面にカーボンキャップ層を成膜してシリコン蒸発とゲート酸化膜品質を低下させるステップバンチングを防止します。カーボンキャップ成膜 → 高温アニール → キャップ除去を一貫したシングル統合ステップとして提供。

カーボンキャップ成膜Si蒸発防止ステップバンチング防止低RMS表面ゲート酸化膜品質前処理
アニールが達成する効果
デバイス性能に不可欠な6つの重要効果

アニールは単一の効果ではなく、デバイス特性を変革する熱駆動プロセスの連鎖です。一回のアニールが下記の複数効果を同時に達成します。

アニール仕様
方式別完全パラメータ表
方式雰囲気温度範囲主要用途
N₂アニールN₂最大 ~1100°Cドーパント活性化・膜緻密化・コンタクトシンタリング・Si/CMOS
H₂ / フォーミングガスH₂ または N₂/H₂最大 ~500°Cインターフェーストラップ不活化・Dit低減・MOSゲート酸化膜品質
真空アニール真空用途依存高純度活性化・化学量論比制御・ボンディング前処理
RTA - Si/IGBTAr または N₂900〜1100°C浅接合活性化・シリサイド化・高速プロセス
RTA - GaN HEMTN₂700〜1000°CMgアクセプター活性化・オーミックコンタクトアニール
RTA - SiC MOSFETAr1400〜1800°CAl/Nドーパント活性化・>80%効率
RTA - 超高温Ar または N₂最大2000°C極高温SiC・特殊材料
カーボンキャップ + SiCアニールAr(アニール段階)1400〜1800°CSiC表面保護・ゲート酸化膜向け低RMS出力
応用分野
パワー・MEMS・化合物半導体にわたるアニール

SiCパワーデバイス

SiC MOSFET・SBD・BJT製造は複数のアニールステップが必要です:Al/N注入活性化(1400〜1800°C)・カーボンキャップアニール・ゲート酸化膜アニール・オーミックコンタクトシンタリング。

4H-SiCAl/N活性化 1400〜1800°Cカーボンキャップオーミックコンタクトシンタリング
📡

GaNパワー・RFデバイス

GaN HEMTとGaN-on-Siパワーデバイス製造:p-GaNゲート向けMgアクセプター活性化(700〜1000°C)・オーミックコンタクトアニール(Ti/Al)・SiNパッシベーションアニール。

GaN HEMTMg活性化 700〜1000°CTi/AlオーミックコンタクトSiNパッシベーション
🔲

CMOSバックエンド

ソース/ドレインとウェル注入の注入後活性化。PECVD SiO₂とSiN ILD緻密化。フォーミングガスアニールによるMOS界面品質。シリサイドアニール(TiSi₂・NiSi・CoSi₂)。

N₂/フォーミングガス注入活性化ILD緻密化シリサイド化
🧲

MEMS応力エンジニアリング

MEMSカンチレバー・メンブレン・ブリッジに使用される薄膜の応力は精密に制御する必要があります。アニールにより膜応力を変化させて所望の機械的特性を実現。N₂/真空アニールでSiN応力制御。

N₂/真空SiN応力制御MEMSカンチレバーメンブレンチューニング
🔗

ウェーハボンディング強化

室温融着ボンディング後の真空またはN₂アニールで、ファンデルワールス結合を共有Si-O-Si結合に変換します。ボンド強度向上・ボイド低減・最終素子の接合品質向上。

真空/N₂融着ボンド強化Si-O-Si共有結合ボイド低減
🔭

薄膜光学コーティング

SiO₂・TiO₂・Ta₂O₅・HfO₂光学コーティングの真空アニールで屈折率を向上させ光学吸収を低減します。レーザー光学・高反射ミラー・反射防止コーティングの性能最適化。

真空SiO₂/TiO₂/HfO₂ 光学膜屈折率向上レーザー光学部品
なぜ株式会社ナノシステムズJPか
完全なプロセスフローに統合されたアニール
01

RTA 最大2000°C

半導体加工で最も高いアニール温度。SiCドーパント活性化(1800〜2000°C)を同一施設で実施。外部への転送なし。

02

カーボンキャップ一貫対応

カーボンキャップ成膜 + 高温SiCアニール + キャップ除去を単一の統合ステップとして調整。この3ステップを分散発注した場合の汚染リスクを排除。

03

4種類の雰囲気すべて対応

N₂・H₂・真空・Ar(RTA)を一施設で提供。材料とプロセス目的に最適な雰囲気を選択。単一雰囲気にデフォルトしません。

04

イオン注入との連携フロー

当社のイオン注入サービスをご利用のお客様向けに、注入後RTAを同一プロジェクト内で調整します。ウェーハ転送・汚染・スペックドリフトリスクなし。

05

SiCパワーデバイス専門知識

SiC MOSFET製造には異なる温度と雰囲気での複数のアニールステップが必要です。当社のエンジニアはSiC専用フローを熟知しています。

06

1枚からプロトタイプ

量産にコミットする前に、単一ウェーハでドーパント活性化レベル・膜品質・表面粗さを検証。最低ロットサイズなし。

プロセスフローの次のステップ:イオン注入
アニールはイオン注入に続く必須ステップで、注入ドーパントを活性化し結晶ダメージを修復します。5 keV〜8 MeV、高温注入最大600°C(SiC/GaN)。

イオン注入 →

プロジェクトを開始しましょう。
1営業日以内にご返信いたします。

プロセス要件・基板・生産数量をお知らせください。エンジニアが1営業日以内にご返信いたします。詳細見積もりは通常7〜10営業日以内。

sales@nanosystemsjp.co.jp · +81-3-5288-5569 · NDA対応可

テクニカルAI — ナノシステムズJP
Online — typically replies in minutes
Services & Industries
⚙️ Capabilities Overview
Substrates
🔷 Substrate & WafersSi, SiC, GaN, glass, sapphire 🔬 Fused Silica WafersQuartz · borosilicate · low CTE 🟣 PI Film & SUS Sensor FabRoll-to-roll · sensor patterning
Front-End
🎭 Mask FabricationGDS to chrome mask, DRC 📷 PhotolithographyE-beam 20 nm to 500×600 mm 🔬 NanoimprintingUV & thermal NIL 🫧 Thin Film DepositionPVD, CVD, ALD, MBE ⬆️ LiftoffMetal pattern · shadow mask ⚡ ElectroplatingCu TSV fill, DPC, LIGA 🌊 EtchingICP-RIE, DRIE >50:1 🔥 AnnealingN₂ / H₂ / vacuum / RTA ⚛️ Ion ImplantationB / P / As / Al / N implant 🔄 CMP & GrindingCu CMP, 50 µm thinning 💎 DicingBlade, stealth laser 🧪 Wafer CleaningRCA, plasma, megasonic
Advanced Packaging
🔗 Wafer BondingHybrid, eutectic, fusion 📌 TSV FabricationHigh AR, void-free Cu fill 👁️ TSV RevealBackgrind → etch → CMP 🪟 TGV FabricationThrough-glass via 🔀 RDL FabricationBCB / PBO / PI + damascene 📦 Packaging & AssemblyWire bond, flip-chip 📚 3D / 2.5D PackagingTSV + RDL + UBM + C4 🥇 AuSn BumpPVD lift-off, fluxless 🧬 Biochip & MicrofluidicsGlass 500×600 mm, NIL 🔆 SiPho PackagingTSV · RDL · UBM · C4 for PIC
Industries
🤖 AI & HPC PackagingCoWoS-style, 2.5D / 3D 💡 Silicon PhotonicsSOI · AuSn · TSV interposer 🚗 AutomotiveMEMS sensors, SiC power 🧬 Life SciencesLab-on-chip, biosensors 🔭 All Industries → Request a Quote →