フォトニクスフリップチップ組立向けウェーハレベルAuSnバンプ製造
株式会社ナノシステムズJPでは、お客様のウェーハにAuSnバンプを製造します - PVD多層リフトオフまたは電解めっき - SiPhフリップチップ組立に向けたバンプ済みウェーハを納品します。
フラックスフリー - 光学汚染なし
標準フリップチップはんだはネイティブ酸化膜を除去するためにフラックスが必要ですが、光学導波路の近くにフラックス残渣があると結合効率を恒久的に劣化させます。AuSnは表面処理・保護雰囲気・適格なリフロープロファイルの組み合わせによりフラックスフリーで接合でき、光学表面の洗浄が不要です。
気密 - 水分バリア
AuSnはリフロー中に剛性・高融点・水分非透過性の金属間化合物（Au₅SnとAuSn）を形成します。telecom-gradeのレーザーパッケージで求められる気密封止に用いられる接合で、気密性は組立後のパッケージでリーク試験により確認します。同じオールメタル・フラックスフリーのスタックこそが、AuSnをUHV対応・低アウトガスにするものです。真空槽とクライオスタット内のダイアタッチの定番であり、詳細は極低温・UHVメタライゼーションページをご覧ください。
自己整合 - ±1µm配置精度
はんだが溶融した状態では、AuSnの表面張力がダイを導波路との整合位置に引き込み、ピックアンドプレースの位置誤差を補正します。到達精度はパッド設計と実装条件によりますが、約±1µmが目安です。表面張力駆動。2〜3µmモードフィールド対応。
AuSn共晶バンプウェーハ - UBM Ti/Pt/Au層と金スズバンプ
PVD薄膜と電解めっき - アプリケーションに合わせて選択
両ルートとも同じ共晶AuSn合金を成膜しますが、異なる物理プロセスを使用することでコスト・スループット・バンプ高さ・最小フィーチャーサイズのトレードオフが異なります。
PVD 多層薄膜
PVD（物理気相成膜）がスパッタリングまたは蒸着ターゲットから金とスズを逐次または同時成膜。3種類のPVDサブルートが利用可能で、それぞれプロセス複雑性・組成均一性・最適用途が異なります。
AuSn 電解めっき
AuSn電解めっきが独自の共めっき電解液からAuとSnを同時成膜。連続めっきで高速成膜速度と厚いバンプを実現。フォトレジストマスクを通してめっきでバンプパターンを定義し、レジスト除去後に下地シード層をエッチングします。
標準共晶および非共晶カスタム合金
Au:Sn比が融点・微細組織・機械的特性・熱疲労耐性を決定します。80/20共晶が標準ですが、特定の熱的・機械的ニーズには非共晶が使用されます。
SiPhoレーザーボンディング・VCSEL・気密RFパッケージの標準。最も狭い融解範囲でリフロー制御が最良。
Sn含有量が増えることでジョイントの延性が向上。低ボンディング温度より熱疲労耐性が優先される場合に使用。
AuSnボンディング後の高温セカンドレベルリフロー互換性が必要なアプリケーション向け。より延性が高い。
特定の熱階層要件・リフロー温度制約・機械的特性向けのカスタム組成。融点または比率を指定してください。
- 80/20共晶はPVDと電解めっきの両ルートで対応
- 非共晶75/25・70/30は電解めっきと共成膜PVDで対応
- カスタム組成はリクエストで対応、Au:Sn比または目標融点を指定
- 組成はレイヤー厚比で設定
- 断面SEM + EDXによる微細組織確認（ご要望に応じて）
- Au₅SnとAuSn IMC相比率をプロセスデータシートで報告
- お客様のボンディング装置と熱予算向けリフロープロファイル最適化
- キャビティウェーハ対応 - 凹み配置レーザー向けバンプ高さ適合
なぜウェットエッチングではなくリフトオフか - AuSnバンプ形状の定義
AuSnはアンダーカットなしでウェットエッチングすることが非常に難しく、バンプ形状を損なってしまいます。リフトオフは精密なフォトレジストマスクによってAuSnをパターニングすることでこの問題を完全に回避します。
リフトオフプロセス
金属成膜前にフォトレジスト層をリソグラフィでパターニング。AuSnをPVDでレジスト上に成膜後、溶剤でレジストを溶解することでレジスト上の金属を除去（リフトオフ）します。レジスト開口部内にAuSnのみが残ります。AuSnの酸エッチングなし。清潔なバンプ表面。サブµmエッジ定義。
寸法精度
リフトオフがフォトレジスト開口部によってバンプ形状を定義します - 導波路レイヤーを定義するリソグラフィと同じです。±0.5µm位置合わせ精度。KrFステッパーアライメント。アンダーカットなし。微細ピッチアレイ対応。バンプ幅 = レジスト開口幅。
リフトオフ後の検査
リフトオフ後・リフロー前に、段差・表面形状測定でウェーハ全体のバンプ高さ均一性を測定。高さマップで方式ごとに取り決め（PVD 約±10%、めっき 約±10〜15%）均一性仕様。SEM形状確認。リフロー後SEM + EDX。接合界面の状態を確認。
Siエッチングされたポケットへのレーザーダイオード配置
多くのシリコンフォトニクスプラットフォームはレーザーダイオードをあらかじめエッチングされたシリコンキャビティ内に配置し、光学結合のために必要な高さを下げています。
キャビティが使用される理由
標準シリコンフォトニクス導波路はSiウェーハの最上面から約3〜5µm下に位置します。InPレーザーダイオードが活性層を導波路と整合させるためには、レーザー基板面を下げる必要があります。Si DRIE（深堀り）またはKOHエッチングで事前にキャビティを形成します。キャビティ深さ5〜20µm。垂直結合最適化。
適合バンピングプロセス
キャビティウェーハは平坦ウェーハと比較してレジストコーティングとPVD成膜条件の修正が必要です。レジストがキャビティのコーナーと壁にコンフォーマルに被覆するように厚いレジスト配合を使用。キャビティ + 平坦部の段差・表面形状測定。標準サービス提供。InP/GaAsレーザーダイ配置対応。
代表的なAuSnバンププロセス仕様
| パラメータ | PVD（積層／共成膜／直接合金） | 電解めっき |
|---|---|---|
| ウェーハサイズ | 4〜12インチ（100〜300 mm） | |
| キャビティウェーハ対応 | あり（両ルート対応） | |
| 主要材料 | 金（Au）・スズ（Sn） | |
| 標準組成 | 共晶 AuSn 80/20 wt% | |
| カスタム組成 | 75/25・70/30 ほかの比率もご相談ください | |
| バンプ高さ（成膜時、リフロー前） | 0.5〜5 µm 標準 | 約20 µmまでが標準（それ以上はご相談） |
| 最小パターン | サブミクロンのライン／スペース（リフトオフ分解能） | めっきレジストの設計ルールによる（技術レビューで確認） |
| 高さ均一性 | ±10%（面内） | ±10〜15%（面内） |
| パターニング方式 | リフトオフ（3サブルートすべて） | レジストスルーめっき＋シードエッチング |
| リソグラフィ | ステッパーまたはマスクアライナー | |
| アライメント精度 | ±0.5 µm（ステッパー） | ±1 µm |
| 接合形態 | フラックスレスの全金属接合 | |
| 融点 | 共晶AuSn 80/20の融点は約278°Cです。非共晶組成では異なります。接合プロファイルは、選定した組成とパッケージに合わせて定義します。 | |
| 検査 | 案件ごとに取り決めた寸法検査・SEM観察。断面SEMおよびEDXはご要望に応じて対応します。 | |
| 熱伝導率 | 共晶AuSnで約57 W/m·K（材料の一般的な文献値） | |
2列にまたがる値は両ルート共通です。記載の仕様は代表的な対応範囲で、案件ごとの値は技術レビューで確認します。
フォトニクス・RF・精密エレクトロニクスにわたるAuSnバンプ
シリコンフォトニクス PIC組立
AuSnフリップチップボンディングによるInPまたはGaAsレーザー光源のSiフォトニック集積回路への接合。レーザー導波路ファセットをSiPIC導波路と整合させます。±1µm・自己整合・400G〜1.6Tトランシーバー。
レーザーダイオードパッケージング（DFB/VCSEL）
テレコムDFBとVCSELレーザーダイをAuSn共晶でAlNまたはSiキャリア基板にフリップチップボンディング。AuSnの高熱伝導率（~57 W/m·K）でレーザー温度と波長安定性を維持。
RF / MMIC フリップチップ
GaAs・InP・GaN MMICフリップチップ組立向けフラックスフリーAuSnバンピング。フラックスフリーで高周波基板に対するフラックス誘起RF損失を防止。5G/6G FEM・mmWaveレーダー対応。
MEMS気密パッケージング
AuSn共晶接合でMEMSレゾネーター・ジャイロスコープ・光学MEMSミラー・MEMS圧力センサーを気密封止。300°C未満で気密封止に用いられます（気密性はリーク試験で確認）。MEMSレゾネーター・LiDARミラー・ジャイロスコープ対応。
パワー半導体ダイアタッチ
気密パッケージのSiC MOSFETとGaNトランジスタチップ向けAuSnダイアタッチ。共晶組成のAu80Sn20（質量比）の融点は約280°Cです。使用温度および後工程で許容される熱履歴は、接合構造、構成材料、評価結果に基づいて判断します。
IRディテクタアレイボンディング
InGaAs・HgCdTe・量子ドット光検出器アレイのシリコンROIC（読み出し集積回路）へのAuSnフリップチップボンディング。IRカメラ・LiDAR受信機対応。
AR/VR フォトニクス集積
AR/VRヘッドセット向け導波路ディスプレイ基板へのマイクロLEDアレイとレーザープロジェクターダイのAuSnボンディング。µ-LED・レーザープロジェクター・導波路ディスプレイ対応。
光学MEMS（LiDARミラー）
自動車・産業用LiDAR向けMEMSスキャニングミラーの気密AuSnパッケージング。ミラーを真空中に封止して性能と信頼性を維持。MEMSミラー・LiDAR・真空封止・<300°C対応。
生体医療埋め込み型光学
埋め込み型神経インターフェース・網膜インプラント・人工内耳での光学トランシーバーのAuSn気密封止。神経インプラント・網膜・人工内耳・気密・生体適合・DBS対応。
当社のAuSnバンプ能力が異なる理由
3種類のPVDルートを専任プロジェクトマネージャーのもとで
積層Au/Snレイヤー・共成膜・直接合金ターゲット、3つのPVDサブルートすべてが利用可能。エンジニアがバンプ高さ・組成精度・スループット要件に基づいて最適サブルートを選択します。
リフトオフでサブµmバンプ定義
リフトオフパターニングがAuSnのウェットエッチングでは達成できないバンプ幅とピッチの精度を実現。KrFステッパーアライメントで光学デバイスのレジスト構造と同じ精度。
キャビティウェーハバンピングが標準
前エッチングされたレーザー配置キャビティを持つSiPhプラットフォームには適合したレジストコーティング・PVD成膜条件・段差・表面形状測定が必要です。これは特別対応ではなく標準サービスです。
カスタム組成対応
80/20共晶以外：75/25・70/30・および特定融点・IMC相比率・機械的特性向けの完全カスタムAu:Sn比。PVDと電解めっきで対応。
SiPhプラットフォームの文脈を理解
シリコンフォトニクス組立の文脈を理解しています：導波路モードフィールド径・レーザーファセットクリーブ角・アライメント許容差。バンプは光学系の一部であり単なる接合材料ではありません。
1枚からプロトタイプ
単一ウェーハでAuSnバンピングを試作して組成・バンプ高さ均一性・リフロー微細組織を量産にコミットする前に確認できます。最低ロットサイズなし。
プロジェクトを開始しましょう。
1営業日以内を目安にご連絡いたします。
AuSn製造ルート・バンプ高さ・組成・ウェーハサイズ・数量をお知らせください。エンジニアが1営業日以内を目安にご連絡いたします。