株式会社ナノシステムズJPでは、お客様のウェーハにAuSnバンプを製造します - PVD多層リフトオフまたは電解めっき - SiPhフリップチップ組立に向けたバンプ済みウェーハを納品します。
標準フリップチップはんだはネイティブ酸化膜を除去するためにフラックスが必要ですが、光学導波路の近くにフラックス残渣があると結合効率を恒久的に劣化させます。AuSnは200°C以上で自己還元し、光学表面の洗浄なしにフラックスフリーボンディングを実現します。
AuSnはリフロー中に剛性・高融点・水分非透過性の金属間化合物(Au₅SnとAuSn)を形成します。真の気密封止でTelcordia GR-468に対応。25年レーザー信頼性基準を満たします。
278°C以上でのリフロー中、溶融AuSn表面張力がダイを導波路との整合位置に引き込み、ピックアンドプレースの位置誤差を補正します。±1µm達成可能。表面張力駆動。2〜3µmモードフィールド対応。
AuSn共晶バンプウェーハ - UBM Ti/Pt/Au層と金スズバンプ
両ルートとも同じ共晶AuSn合金を成膜しますが、異なる物理プロセスを使用することでコスト・スループット・バンプ高さ・最小フィーチャーサイズのトレードオフが異なります。
PVD(物理気相成膜)がスパッタリングまたは蒸着ターゲットから金とスズを逐次または同時成膜。3種類のPVDサブルートが利用可能で、それぞれプロセス複雑性・組成均一性・最適用途が異なります。
AuSn電解めっきが独自の共めっき電解液からAuとSnを同時成膜。連続めっきで高速成膜速度と厚いバンプを実現。フォトレジストマスクを通してめっきでバンプパターンを定義し、レジスト除去後に下地シード層をエッチングします。
Au:Sn比が融点・微細組織・機械的特性・熱疲労耐性を決定します。80/20共晶が標準ですが、特定の熱的・機械的ニーズには非共晶が使用されます。
SiPhoレーザーボンディング・VCSEL・気密RFパッケージの標準。最も狭い融解範囲でリフロー制御が最良。
Sn含有量が増えることでジョイントの延性が向上。低ボンディング温度より熱疲労耐性が優先される場合に使用。
AuSnボンディング後の高温セカンドレベルリフロー互換性が必要なアプリケーション向け。より延性が高い。
特定の熱階層要件・リフロー温度制約・機械的特性向けのカスタム組成。融点または比率を指定してください。
AuSnはアンダーカットなしでウェットエッチングすることが非常に難しく、バンプ形状を損なってしまいます。リフトオフは精密なフォトレジストマスクによってAuSnをパターニングすることでこの問題を完全に回避します。
金属成膜前にフォトレジスト層をリソグラフィでパターニング。AuSnをPVDでレジスト上に成膜後、溶剤でレジストを溶解することでレジスト上の金属を除去(リフトオフ)します。レジスト開口部内にAuSnのみが残ります。AuSnの酸エッチングなし。清潔なバンプ表面。サブµmエッジ定義。
リフトオフがフォトレジスト開口部によってバンプ形状を定義します - 導波路レイヤーを定義するリソグラフィと同じです。±0.5µm位置合わせ精度。KrFステッパーアライメント。アンダーカットなし。精細ピッチアレイ対応。バンプ幅 = レジスト開口幅。
リフトオフ後・リフロー前に、プロファイロメトリーでウェーハ全体のバンプ高さ均一性を測定。高さマップで±5%均一性仕様。SEM形状確認。リフロー後SEM + EDX。ボイドフリーインターフェースを確認。
多くのシリコンフォトニクスプラットフォームはレーザーダイオードをあらかじめエッチングされたシリコンキャビティ内に配置し、光学結合のために必要な高さを下げています。
標準シリコンフォトニクス導波路はSiウェーハの最上面から約3〜5µm下に位置します。InPレーザーダイオードが活性層を導波路と整合させるためには、レーザー基板面を下げる必要があります。Si DRIE(深堀り)またはKOHエッチングで事前にキャビティを形成します。キャビティ深さ5〜20µm。垂直結合最適化。
キャビティウェーハは平坦ウェーハと比較してレジストコーティングとPVD成膜条件の修正が必要です。レジストがキャビティのコーナーと壁にコンフォーマルに被覆するように厚いレジスト配合を使用。キャビティ + 平坦部のプロファイロメトリー。標準サービス提供。InP/GaAsレーザーダイ配置対応。
| パラメータ | PVD(積層/共成膜/直接合金) | 電解めっき |
|---|---|---|
| ウェーハサイズ | 4インチ(100mm)· 6インチ(150mm)· 8インチ(200mm)· 12インチ(300mm) | |
| キャビティウェーハ対応 | あり(両ルート対応) | |
| 主要材料 | 金(Au)・スズ(Sn) | |
| 標準組成 | 共晶 AuSn 80/20 wt% | |
| カスタム組成 | 75/25・70/30 および他の比率(リクエストで) | |
| 組成確認 | 成膜後XRF測定 | |
| バンプ高さ | 0.5〜5µm 標準 | 2〜50µm 標準 |
| 最小バンプサイズ | ~5µm(リフトオフ限定) | ~20µm(レジスト限定) |
| 高さ均一性 | ±5% 面内均一性 | ±8% 面内均一性 |
| パターニング方式 | リフトオフ(3サブルートすべて) | レジストスルーめっき + シードエッチング |
| リソグラフィ | KrFステッパーまたはマスクアライナー | |
| アライメント精度 | ±0.5µm(KrFステッパー) | ±1µm |
| リフロー温度 | 278°C以上(80/20共晶) | |
| ボンディングタイプ | フラックスフリー · 気密 | |
| 成膜後検査 | プロファイロメトリー + SEM | |
| リフロー後検査 | 断面SEM + EDX(IMC相確認) | |
| 熱伝導率(AuSn) | ~57 W/m·K(SnAgの5倍) | |
| 融点(80/20) | 278°C(共晶、狭い融解範囲) | |
AuSnフリップチップボンディングによるInPまたはGaAsレーザー光源のSiフォトニック集積回路への接合。レーザー導波路ファセットをSiPIC導波路と整合させます。±1µm・自己整合・400G〜1.6Tトランシーバー。
テレコムDFBとVCSELレーザーダイをAuSn共晶でAlNまたはSiキャリア基板にフリップチップボンディング。AuSnの高熱伝導率(~57 W/m·K)でレーザー温度と波長安定性を維持。
GaAs・InP・GaN MMICフリップチップ組立向けフラックスフリーAuSnバンピング。フラックスフリーで高周波基板に対するフラックス誘起RF損失を防止。5G/6G FEM・mmWaveレーダー対応。
278°CのAuSn共晶でMEMSレゾネーター・ジャイロスコープ・光学MEMSミラー・MEMS圧力センサーを気密封止。<300°Cで真の気密封止。MEMSレゾネーター・LiDARミラー・ジャイロスコープ対応。
気密パッケージのSiC MOSFETとGaNトランジスタチップ向けAuSnダイアタッチ。AuSn金属間化合物(IMC)が600°C以上で安定。高温動作・トラクション対応。
InGaAs・HgCdTe・量子ドット光検出器アレイのシリコンROIC(読み出し集積回路)へのAuSnフリップチップボンディング。IRカメラ・LiDAR受信機対応。
AR/VRヘッドセット向け導波路ディスプレイ基板へのマイクロLEDアレイとレーザープロジェクターダイのAuSnボンディング。µ-LED・レーザープロジェクター・導波路ディスプレイ対応。
自動車・産業用LiDAR向けMEMSスキャニングミラーの気密AuSnパッケージング。ミラーを真空中に封止して性能と信頼性を維持。MEMSミラー・LiDAR・真空封止・<300°C対応。
埋め込み型神経インターフェース・網膜インプラント・人工内耳での光学トランシーバーのAuSn気密封止。神経インプラント・網膜・人工内耳・気密・生体適合・DBS対応。
積層Au/Snレイヤー・共成膜・直接合金ターゲット、3つのPVDサブルートすべてが利用可能。エンジニアがバンプ高さ・組成精度・スループット要件に基づいて最適サブルートを選択します。
リフトオフパターニングがAuSnのウェットエッチングでは達成できないバンプ幅とピッチの精度を実現。KrFステッパーアライメントで光学デバイスのレジスト構造と同じ精度。
前エッチングされたレーザー配置キャビティを持つSiPhプラットフォームには適合したレジストコーティング・PVD成膜条件・プロファイロメトリーが必要です。これは特別対応ではなく標準サービスです。
80/20共晶以外:75/25・70/30・および特定融点・IMC相比率・機械的特性向けの完全カスタムAu:Sn比。PVDと電解めっきで対応。
シリコンフォトニクス組立の文脈を理解しています:導波路モードフィールド径・レーザーファセットクリーブ角・アライメント許容差。バンプは光学系の一部であり単なる接合材料ではありません。
単一ウェーハでAuSnバンピングを試作して組成・バンプ高さ均一性・リフロー微細組織を量産にコミットする前に確認できます。最低ロットサイズなし。
AuSn製造ルート・バンプ高さ・組成・ウェーハサイズ・数量をお知らせください。エンジニアが1営業日以内にご返信いたします。