TSV製造後、銅ViaはシリコンウェーハのバルクSi内に完全に封じ込められています。TSV露出は、処理済みウェーハをアセンブリ対応の厚さに薄化し、Cu Viaチップを裏面から正確に露出させ、RDL・UBM・ソルダーバンピングのための清潔なCu接点を形成するシーケンスです。
TSV露出プロセス - 接合・研削 → Si選択エッチング露出 → CMPプラナライゼーションによるCu先端露出
50µmの厚さでは、シリコンウェーハは紙1枚の剛性しかありません。自重でたわみ、最小限の接触でひび割れます。すべての後続処理はこの厚さのウェーハ向けに適合させた条件で実施する必要があります。
各ステップは前のステップを前提とし、それぞれ標準ウェーハ処理と異なる薄ウェーハ適合プロセス条件が必要です。すべてのステップを同一施設で実施します。
デバイスウェーハ(アクティブ面下向き)を熱またはUV解放可能な接着剤でガラスまたはSiキャリアウェーハに接合。キャリアが全工程を通じてウェーハに剛性サポートを提供します。音響または光学QC。
接合スタックをバックサイド研削機に投入。ダイヤモンドホイール(粗→仕上げ)で目標厚さ50〜100µmまで薄化。±2µm均一性。研削後応力緩和(CMP or ドライポリッシュ)で研削誘起サブサーフェスダメージを除去。
制御されたSF₆プラズマエッチングがCu Viaチップ上の残留薄Siスキンを選択的に除去。OES(光学放射分光)終点検出でCuから1〜2µm以内で停止。Cu突出高さをプロファイロメトリーで測定。Cuダメージなし。
Cu先端露出後、裏面全体(露出Si・Via側壁・突出CuチップすべてをPECVD SiNで電気的絶縁・Cu酸化防止のためパッシベーション。300°C以下(接着剤対応温度)。Cuチップ周囲に共形成膜。
PECVDパッシベーションがすべてのCu Viaチップ上部を覆っています。CMPがVia先端まで選択的にパッシベーションを除去。渦電流終点検出でCu上で停止。SiN/SiO₂誘電体が残存。清潔なCu接点が露出。Ra、リセス深さを測定・報告。
裏面の清潔なCu TSV接点を起点にRDL(ポリマーまたはCuダマシン)で再配線し、ViaピッチからバンプピッチへのC4電極再配置。ENIG/ENEPIG UBM成膜後、C4 SnAgはんだバンピングで自己整合リフロー。バンピング後キャリアデボンド。
キャリアなしでは50µmシリコンウェーハはいかなる後続処理も経ることができません。キャリア接合は単なる便宜的手段ではなく、ウェーハが処理を生き残るための絶対条件です。
700µmでの半導体ウェーハ研削は日常業務です。しかし50µmでは - 多くのTSV露出アプリケーションの目標厚さ - すべてが変わります:
解放温度(通常150〜220°C)以上に加熱すると接着剤が軟化・接着力を失いデボンド。ホットプレートデボンド。繰り返し可能なプロセス。溶剤残渣洗浄対応。
ガラスキャリアを通してUV照射でデボンド。低デボンド応力。GaAs/InP等の脆弱な基板に最適。光分解インターフェース。UV光が届くガラスキャリア必須。
PDMSまたはZoneBond型接着剤インターフェース沿いに剛性キャリアをデバイスウェーハに対して横方向にスライドして分離。熱もUVも不要。面外応力最小。
| パラメータ | 仕様 | 備考 |
|---|---|---|
| キャリアウェーハ材料 | ガラスまたはシリコン | ガラスはUVデボンドを実現;Siは熱/機械的デボンド向け |
| 接着剤タイプ | 熱・UV・機械的解放 | デバイス材料制約に応じて選択 |
| 接着剤温度定格 | 最大300°C | PECVD成膜温度を超える必要あり |
| 研削目標厚さ | 50〜200µm(標準) | TSV深さとViaピッチによる |
| 研削均一性 | ±2µm 面内均一性 | 粗→仕上げ研削シーケンス |
| 研削後応力緩和 | CMPまたはドライポリッシュ | 研削誘起サブサーフェスダメージを除去 |
| 露出エッチングケミストリー | SF₆プラズマ(Si選択) | 高Si:Cu選択性 |
| 露出エッチング終点 | 光学放射分光(OES) | Cu表面から1〜2µm以内で停止 |
| Cu突出高さ | プロファイロメトリーで測定 | パッシベーション前に均一性確認 |
| パッシベーション材料 | PECVD SiNおよび/またはSiO₂ | Cu突出周囲に共形成膜 |
| パッシベーション温度 | <300°C | 仮接合接着剤と互換 |
| CMP終点方式 | Cu ViaのAC渦電流 | Cu先端が清潔になった時点で停止 |
| CMP後表面 | Cu接点が誘電体と面一 | Ra・リセス深さを測定・報告 |
| RDLオプション | ポリマーパッシベーションまたはCuダマシン | BCB・PBO・PI またはシングル/ダブルダマシン |
| UBMオプション | ENIGまたはENEPIG | はんだ濡れ性 + 拡散バリア |
| バンピング | C4 SnAg電解めっき | 自己整合リフロー |
| キャリアデボンドタイミング | C4バンピング後 | RDL層でウェーハが剛性を回復 |
| ウェーハサイズ | 2インチ〜12インチ(300mm) | 全標準径対応 |
各HBMメモリダイはスタック内の次の層へのフリップチップボンディング前にTSV露出が必要。Cu突出高さの均一性がスタック全体のボンド収率を決定。HBM2/HBM3・AI・HPC・ネットワーキング対応。
BSIセンサー露出は最も困難なアプリケーションの一つ:50µm以下のウェーハにTSVが接続。フロント側CMOS読み出し回路と裏面照射画素を接続。スマートフォン・衛星対応。
SiインターポーザTSV露出が有機パッケージ基板へのC4バンプを形成するバックサイドCu接点を露出。CoWoS・EMIB向けCPU+HBMチップレット配線対応。
TSV露出によるウェーハレベルチップスケールパッケージング(WLCSP)向けMEMS慣性センサー。TSV露出がワイヤボンドフリーのバックサイド接点を提供。ドローン・AR/VR・ウェアラブル対応。
TSV経由両面コンタクトのSiC/GaNパワートランジスタ。ドレインはフロント、ソースとゲートは裏面TSV経由でルーティング。両面冷却・車載インバータ対応。
コパッケージドオプティクスモジュール向けSiPhoインターポーザTSV露出。バックサイドC4バンプがSiPhoインターポーザと有機パッケージ基板を接合。400G〜1.6T・データセンター対応。
TSVエッチング・充填・CMP後、直ちに同一施設内で露出・パッシベーション・RDLを1名のプロジェクトマネージャーが管理。外部転送なし、スケジュールリスクなし。
光学放射分光(OES)終点検出でSiドライエッチングをCuチップから1〜2µm以内で停止。全生産ウェーハで実施。監視ウェーハだけではありません。
熱・UV・機械的(スライド)デボンドをデバイス材料制約に合わせて選択。GaAsとInPはUVデボンドが標準(脆弱な結晶への低応力)。
標準PECVD・CMP・リソグラフィツールは700µmウェーハ向けに調整済み。キャリア付き50µmウェーハでは全レシピ・チャック・ハンドリングを再調整して実施します。
CMP後に同一施設内でRDLリソグラフィとUBM成膜を開始。Cu接点の再酸化リスクなし。露出からバンピングまでをシームレスに管理。
研削厚さ均一性・Cu突出高さ・パッシベーション厚さ・CMPリセス深さ・バンプ高さを全ロットで測定・報告。驚きなし。
TSV露出要件・ウェーハサイズ・目標厚さ・デバイス材料をお知らせください。エンジニアが1営業日以内にご返信いたします。