シリコンキャパシタ試作：
深掘りトレンチ・3D MIM
シリコンそのものに作り込むキャパシタ：深掘りトレンチ、コンフォーマルな誘電体と電極の積層、コンタクト、薄化、終端処理。他のプログラムで用いているモジュールを組み合わせたプロセス開発プログラムとして提供します。トレンチ形状、誘電体、層数は設計レビューでお客様と決定し、設計が実現する容量、リーク、絶縁破壊は事前に約束するのではなく、初回開発ロットで確定します。
最低数量
一つのプログラムで
MOS・MIM・多層
確定する段階
薄く、ダイの近くに置け、バイアスと温度に対して安定な容量
セラミックチップキャパシタはバルク容量の役割を担い続けます。シリコンに形成するキャパシタは、DCバイアスで容量が落ちてはならない場合、埋込や積層ができる薄さが必要な場合、ダイの隣に置くことでインダクタンスを最小にしたい場合に選ばれます。
深掘りトレンチキャパシタの模式断面図：下部電極となるドープ基板、トレンチ壁面の誘電体、トレンチを充填する上部電極、表裏の端子。縮尺不同。寸法は設計ごとに決定します。
シリコンキャパシタの特長
薄いダイと、負荷から数µmの位置に置ける端子。バイアスに対する容量の安定性を開発目標とし、選定したMOS／MISまたはMIM構造と使用条件について、容量の電圧依存性・温度依存性を評価します。代償はµFあたりのコストで、バルク容量ではセラミックが有利です。
当社の提供内容
カタログ品ではなくプロセス開発プログラムです。深掘りエッチング、誘電体と電極の成膜、メタライゼーション、薄化、ダイシングを一つのフローにまとめ、目標値、フットプリント、電圧、終端に合わせて開発し、初回ロットの測定結果を報告します。
約束しないこと
ロットを流す前の、保証された容量密度、電圧定格、信頼性の数値。これらは形状、誘電体、層数の結果であり、開発ロットの測定で確定します。
始め方
目標値、フットプリント、動作電圧、実装方法があれば始められます。通常1営業日以内を目安に、技術担当者から初回のご連絡します。実現可能性の確認に要する期間は、構造とご提供情報により異なります。初回連絡にGDSは不要です。
シリコンキャパシタ試作： 深掘りトレンチ・3D MIM
対応範囲と仕様の選択肢です。各値は案件ごとに見積書で確定します。
3つの構造
電圧、目標密度、熱バジェットに応じて設計レビューで選定します。開発ウェーハには複数の構造を載せられます。
トレンチMOSキャパシタ
高濃度ドープシリコンを下部電極、熱SiO₂またはONO積層を誘電体、ドープポリシリコンをトレンチ充填とする高温プロセスの構造。最も清浄な誘電体界面。電圧余裕と長期安定性で選ばれます。
トレンチMIMキャパシタ
ALDでトレンチ壁面に全積層を形成：TiN、高誘電率膜（Al₂O₃、HfO₂、ZrO₂または積層）、再びTiN。低い熱バジェットと層あたり最高の密度。ダイ近傍の低電圧デカップリングで選ばれます。
多層MIM積層
同一トレンチ内で誘電体と電極の対を繰り返し、アレイ端で交互の電極を接続することで、追加層が最初の層と並列に働きます。フットプリントあたりの容量が最重要の場合に選択。層数は開発項目です。
広トレンチMIS＋銅電極
幅広トレンチにALD誘電体、バリア、シード、銅めっき。控えめな面積増加、厚い銅による低い直列抵抗、評価サンプルへの最短ルート。
設計の要素
フットプリントあたりの容量は、層数、トレンチが加える壁面積、誘電率／膜厚に比例します。トレンチ深さとピッチが面積増加を、誘電体が電圧に対する密度を決め、積層が結果を倍増させます。
値の決め方
設計レビューで形状と膜定数から値を推定し、推定であることを明示します。初回開発ロットで測定し、以降のロットはその測定に対して調整します。
容量をどう設計するか
模式図：平面の面積、深掘りトレンチが加える壁面積、並列に働く2層積層。倍率はトレンチ深さ、ピッチ、層数に依存し、設計ごとに推定します。
ベアウェーハから試験済みキャパシタダイまで
6つのモジュールを順に。各モジュールはこのサイトに専用ページがあります。エッチングが面積を、トレンチ内の膜が値と電圧クラスを、後工程が実装方法を決めます。同じフローでトレンチのみの評価ウェーハも製作できます。
トレンチMOSの例を示す模式図（縮尺不同）：パターニングと深掘りエッチング、洗浄と平滑化、誘電体、電極、コンタクトとパッド、薄化・終端・試験・ダイシング。多層MIMでは、金属・誘電体・金属の層をコンフォーマルに形成して端子の接続を定義し、最終的な充填は別の設計判断です。寸法、膜、層数は設計ごとに決定します。
- 01パターニングと深掘りハードマスク、リソグラフィ、目標深さまでのBosch DRIE。シリコン深掘りエッチング参照。
- 02洗浄と平滑化残渣除去と側壁平滑化。誘電体が清浄で均一な表面に成膜されるように。
- 03誘電体熱SiO₂、ONO、またはALD高誘電率膜。全トレンチの底までコンフォーマルに。ALDコーティング参照。
- 04電極ドープポリシリコン、ALD TiN、または広トレンチ向けのバリア・シード上の銅。多層MIMでは、金属・誘電体・金属の層をコンフォーマルに形成して端子の接続を定義します。最終的な充填は別の設計判断です。
- 05コンタクトとパッド電極パターニング、コンタクト金属、パッド開口付きパッシベーション。ウェーハメタライゼーション参照。
- 06後工程必要に応じキャリア上で薄化、裏面金属またはバンプ、ウェーハレベル電気試験、ダイシング。ウェーハ薄化・UBM参照。
実装方法に合わせた納品
終端と厚さは後続の実装工程に合わせて選定します。
模式図：ワイヤボンドパッドと裏面金属のベアダイ、バンプ付きフリップチップダイ、埋込用薄ダイ、TSVとRDLの隣に置くシリコンインターポーザ内のキャパシタセル。
初回ロットで報告する内容
キャパシタプログラムは図面ではなく測定値で判断されます。試験計画は設計レビューで合意し、その結果を納品物に含めます。
| 測定 | 範囲 | 備考 |
|---|---|---|
| 容量-バイアス特性（C-V） | ウェーハレベル、ウェーハマップ付き | 開発ロットの標準 |
| リーク電流と絶縁破壊電圧 | ウェーハレベル、合意した抜き取り | 開発ロットの標準 |
| 容量-温度特性 | 取り決めにより | 範囲と測定点は見積書で定義 |
| 断面SEM | トレンチ深さ、誘電体と電極の被覆 | 開発ロットの標準 |
| 信頼性（TDDB、HAST） | 取り決めにより | 別途の試験プログラム |
| バンプ付きダイのRF評価 | 取り決めにより | 治具と方法は案件ごとに定義 |
設計レビューで決める事項
以下はいずれも仕様値ではありません。ロット前にお客様と選択し、ロットの測定で確認する事項です。
| 項目 | 選択肢と決め方 |
|---|---|
| 基板 | 高濃度ドープシリコン。プログラムで調達またはお客様支給。抵抗率は下部電極として選定 |
| ウェーハサイズ | 100〜200 mmを標準。その他の形態は検討 |
| トレンチ形状 | ホール、スロット、分割スロット。幅、ピッチ、深さ、アレイ方向は設計ごとに決め、断面で確認 |
| アスペクト比 | 選択した電極充填ルートで決まる。エッチング自体はシリコン深掘りエッチングのページ参照 |
| 誘電体 | 熱SiO₂、ONO、ALD Al₂O₃・HfO₂・ZrO₂と積層。膜厚は電圧クラスに合わせて |
| 電極 | in-situドープポリシリコン、ALD TiN、広トレンチ向けのバリア・シード上の銅 |
| 層数 | MIM 1層を出発点とし、追加層は開発工程として |
| コンタクト金属と終端 | Al、Ti/Au、Cuパッド。裏面金属。AuSn、SnAgキャップ付きCuピラー、AuバンプのUBM |
| 最終厚さ | 実装方法に応じて。必要に応じキャリア上で薄化 |
| 納品 | 合意した工程段階のウェーハ、ダイシング済みダイ、クーポン。ウェーハマップと断面報告付き |
| ロットサイズ | 1枚から。プロセス確定後は同一フローでパイロットロット |
3Dシリコンキャパシタが使われる場面
AI・HPC電源供給
アクセラレータやスイッチダイに近接するシリコンインターポーザ、ブリッジダイ、パッケージ基板内のデカップリングセル。AI・HPCパッケージング参照。
集積電圧レギュレータ
セラミック部品が収まらない、プロセッサの下や隣のスイッチングレギュレータ・パワーステージ向けの低インダクタンスキャパシタ。
シリコンフォトニクス・RFモジュール
トランシーバやレーザーモジュール内のバイアス回路、DCブロック、広帯域デカップリング。AuSn対応またはAu終端。シリコンフォトニクス参照。
高温・車載・医療
用途のバイアス・温度範囲で特性を評価した容量。センサーフロントエンドや過酷環境の試作向けで、安定性は構造ごとの開発目標です。
チップレット・カスタムASIC
カタログのフットプリントではなくダイレイアウトに合わせたパッケージレベルの容量。
研究・プロセス評価
3Dキャパシタとマイクロエネルギー貯蔵の研究、実際の高アスペクト比構造でのALD・エッチング開発、計測用の基準トレンチウェーハ。テストウェーハ参照。
実現可能性レビューに送っていただきたい情報
| 項目 | あると助かる情報 |
|---|---|
| 目標 | ダイあたりの容量と必要な公差。初回ロットで幅を許容できるか |
| 形状 | フットプリントと最大ダイ厚 |
| 電圧 | 動作電圧と最大電圧 |
| 周波数 | 周波数帯域、または分かればインダクタンスと抵抗の目標 |
| 実装 | ワイヤボンド、フリップチップ、埋込のいずれかと相手部品 |
| 数量と納期 | 開発ロットの数量、パイロットの見込み、希望スケジュール。あればGDSまたはスケッチ |
発注前に確認されることの多い質問
容量値を保証できますか？
ロットを流す前には保証しません。設計レビューで形状と膜定数から値を推定し、推定であることを明示します。初回開発ロットで測定し、以降のロットはその測定に対して調整します。
レイアウトの支給は必要ですか？
いいえ。目標値、フットプリント、電圧、終端があればセルアレイをお客様と設計できます。お客様のGDSも製造性レビュー後に流せます。
TSVプログラムとの違いは？
深掘りエッチングは共通です。銅ビアの代わりにトレンチをキャパシタ積層でライニングし、貫通させずに残すため、ウェーハは後工程まで元の厚さを保ちます。
シリコンキャパシタの納入実績はありますか？
他のプログラムで運用している深掘りエッチング、熱酸化・ALD誘電体、ポリシリコン・TiN電極、メタライゼーション、薄化、ダイシングの各モジュールを組み合わせたプロセス開発プログラムとして提供します。お客様の設計に対する数値は初回ロットで確定し、そのように見積もります。
プロジェクトを開始しましょう。
通常1営業日以内にご連絡します。
プロセス要件・基板・生産数量をお知らせください。株式会社ナノシステムズJPのエンジニアが通常1営業日以内にご連絡します。正式なお見積書は、必要な情報の受領および事前に必要なNDAの締結後、通常7〜10営業日以内にご提出します。