超伝導薄膜・
フリップチップ工程モジュール
高抵抗シリコンとサファイア上へのニオブ・タンタル薄膜の成膜とパターニング、誘電体積層、シリコン貫通電極、ウェーハ接合、インジウムまたはAuSnのバンプ接続により、共振器や量子ビットチップを積層・実装して極低温試験へ。再現性のある薄膜・エッチング・実装フローを必要とする研究グループ向けのプロセス開発と少量生産。公開の量子PDKと極低温試験サービスは行いません。
案件ごとに成膜
支給または調達
バンプ
最低数量
対応する工程と、対応しない工程
超伝導デバイスの製作は、それぞれに制御が必要な工程モジュールの集合です：膜の純度と応力、エッチング形状と残渣、誘電損失、冷却に耐える接続。必要なモジュールを見積もり、限界を明確に示します。
模式図（縮尺不同）。高抵抗Siまたはサファイア上のNb・Taデバイスチップを、インジウムまたはAuSnでTSVと配線を持つキャリアに実装。エアブリッジは任意。バンプピッチ、TSVサイズ、極低温試験は案件ごとに設定します。
Nb・Ta薄膜
案件ごとに調達した専用ターゲットによる、高抵抗シリコン・サファイア上へのニオブ・タンタルのスパッタ成膜。膜厚、応力、抵抗率をロットごとに報告。その他の超伝導膜は個別に検討。
パターニング・エッチング
層に応じたコンタクト、ステッパー、電子ビームリソグラフィと、共振器、給電線、グランド、配線のICP-RIE。残渣に配慮した洗浄。ICP-RIE参照。
誘電体
クロスオーバー、キャパシタ、パッシベーションが必要な場合のALD Al₂O₃、PECVD・LPCVDのSiO₂・SiN。誘電体は損失の観点で検討。
対象外
極低温・ミリケルビンの電気試験、公開の超伝導PDKやMPW、標準仕様としてのジョセフソン接合の臨界電流制御。接合の製作はお客様の計測を前提とした個別開発として相談。
超伝導薄膜・ フリップチップ工程モジュール
対応範囲と仕様の選択肢です。各値は案件ごとに見積書で確定します。
対応範囲の目安
膜とデバイスの数値はお客様の基板で確認します。仕様と納品する室温測定は見積書に明記します。
| 項目 | 目安・条件 | 備考 |
|---|---|---|
| 膜 | Nb、Ta。NbN、NbTiN、Alは案件ごとに検討 | ターゲットは案件ごとに調達。応力と抵抗率を報告 |
| 膜厚 | 標準50〜300 nm。それ以上は取り決めにより | ロットごとの均一性 |
| 基板 | 高抵抗シリコン（FZまたは高抵抗CZ）、サファイア、溶融石英。2インチ〜300 mmと小片 | 表面ごとの洗浄シーケンス |
| リソグラフィ | 配線・パッドはコンタクト。微細な共振器・カプラはステッパーと電子ビーム | パターン寸法は装置による |
| エッチング | フッ素系・塩素系ICP-RIE。形状と残渣を断面で確認 | 側壁角度を測定 |
| 接続 | TSV、インジウムバンプ、AuSnバンプ、リフトオフによるエアブリッジ | ピッチはレイアウトによる |
| 室温計測 | 膜厚、シート抵抗、膜応力、光学・SEM検査 | 極低温の結果はお客様側で測定 |
膜仕様から実装済みチップまで
- 01定義膜、基板、層構成、接続、極低温で測定する項目。
- 02膜の適格性確認ターゲット調達、成膜試験、クーポンでの応力と抵抗率。
- 03パターニング共振器、配線、バンプのリソグラフィとICP-RIE。必要に応じ誘電体。
- 04接続TSV、接合、キャリアへのインジウムまたはAuSnフリップチップ。
- 05納品極低温試験に向けた室温データ付きのチップまたはウェーハ。
発注前に確認されることの多い質問
ジョセフソン接合を製作できますか？
標準仕様としては行いません。接合の臨界電流はトンネル障壁と重ね合わせの制御に依存し、お客様の計測を前提とした個別開発として扱います。共振器、配線、誘電体、TSV、フリップチップが標準モジュールです。
極低温で試験しますか？
いいえ。室温での膜・寸法データを納品し、極低温特性はお客様側で測定いただきます。
見積りに必要な情報は？
膜と膜厚、基板とサイズ、パターン寸法付きの層構成、接続の要件（TSV、バンプ、接合）、数量と納期、プロセスが支えるべき極低温での測定項目。
プロジェクトを開始しましょう。
1営業日以内を目安にご連絡いたします。
プロセス要件・基板・生産数量をお知らせください。株式会社ナノシステムズJPのエンジニアが1営業日以内を目安にご連絡いたします。詳細見積もりは通常7〜10営業日以内。