イオントラップ：表面トラップチップ
表面トラップが求めるのは、厚い金電極、光学アクセスのための深いトレンチ、ワイヤボンドがレーザーパスを塞がない裏面配線、そしてビーム用貫通孔です。それは当社のDRIE（Bosch・50:1）・TGV・厚膜Auめっき・Ti/Auパターニングを1つのプログラムにしたものであり、真空槽内のダイアタッチにはフラックスフリー・低アウトガスのAuSnが控えます。
電極と配線
厚膜電解めっきAu電極層、Ti/Auリフトオフパターニング、裏面再配線、両面リソグラフィ。制御配線が光学面を塞ぎません。
トレンチと貫通孔
50:1アスペクト比のDRIEトレンチ・ローディングスロット、そしてSiまたは未充填ガラス貫通ビアによる基板貫通レーザーアクセス孔。
真空内実装メタル
キャリア上のフラックスフリーダイアタッチのためのAuSn多層スタック。フラックスレス・有機物フリーの金属化。ベークアウトと残留ガスはプログラムごとに評価します。
中性原子：セル・窓・アパーチャ
蒸気セル・真空セルはガラスとシリコンのスタックです：エッチングしたSiボディ、ガラスへの陽極接合・接着接合、そして透明基板上のパターニング金属。当社の溶融石英プログラムとサファイア上のミクロンスケール金属メッシュは、名前こそ違え、すでに中性原子光学部品です。
セルボディ
ガラス窓に接合したシリコンDRIEキャビティ。陽極・接着・共晶、お客様のスタックに合わせて。封止済みボディまたは開放ハーフとして納品します。
パターニング済みウィンドウ
溶融石英・サファイア上にパターニングしたTi/Au・アパーチャ・微細金属メッシュ。光学が要求すれば両面で。
アパーチャとマスク
透明基板上のリフトオフによるミクロンスケールアパーチャとビーム定義フィーチャー。表裏で位置整合させて。
フォトニック & 量子通信
導波路時代の量子ハードウェアは当社のフォトニクススタックの上を走ります：SiNと低温誘電体・ARスタック・エッジ結合とVグルーブ、CMP平坦化、そしてドライバ・検出器統合のためのガラスTGVインターポーザ。いずれもここ数か月、実際にお問い合わせをいただいている領域です。
導波路セーフ処理
フォトニクスに安全な温度でのSiN・SiO₂成膜、0.5nm Ra未満のCMP平坦化、光学端面の品質を考慮したダイシング。
インターポーザとビア
極低温ドライバ・検出器・ファンアウトのためのガラスTGVインターポーザ。標準Ø20µmビア、Cu全充填。
結合フィーチャー
お客様の結合設計に合わせてエッチング・ダイシングした、エッジ結合ノッチ・Vグルーブ・ファイバ取付形状。
スピン量子ビット & カラーセンター
欠陥エンジニアリングとは、イオン注入 + 活性化アニール + 微細リソグラフィを、SiとSiCの上で行うことです。当社のSiC基板経験とNi系リフトオフコンタクトの実績はそのまま活きます。ダイヤモンドプログラムはお問い合わせごとに協議します。
注入と活性化
お客様の欠陥レシピに合わせた種とドーズのイオン注入、続いて同一フロー内でのRTAまたは炉活性化。
SiCプロセッシング
SiC基板の調達と加工、リフトオフによるコンタクト、アニール、そしてワイドバンドギャップウェーハが要求するハンドリング。
位置基準フィーチャー
単一欠陥を再び見つけられるように、ステッパー精度のアライメントマーク・メサ・コンタクトパターンを。
量子センシング：OPMとチップスケール時計
実量産に最も近く、既存ファウンドリの手薄なセグメントです。MEMSアルカリ蒸気セルはDRIEキャビティ + 陽極または接着ガラス接合 + 窓であり、マイクロ流体・接合サービスで確立済みのフローです。専用ページ：MEMS蒸気セル。
蒸気セルボディ
ガラスに接合したSiキャビティボディ。開放ハーフまたは未充填の接合済みボディとして納品。アルカリ充填は応相談です。
光学ウィンドウ
研磨・パターニング済みウィンドウ。アパーチャとコーティングは溶融石英プログラムを通じて調整します。
量産へ向けて
単一試作ペアから固定レシピでのリピートロットまで。OPM・時計プログラムが必要とするスケーリングパスです。
5つのプラットフォーム、1つのフロー、4つの提供
上のすべてのプラットフォームは同じ共有プロセスコアへ流れ込み、そこから下の4つのパッケージ提供が生まれます。
量子グループが最も注文する4つ
それぞれが仕様付きの専用ページを持ち、いずれも1枚から注文できます。すべてが共有のリソグラフィ・成膜・計測のもと、1つのプログラムで走るため、混合注文も一元管理します。
フラックスフリーAuSn多層PVD、Ti/Pd/Au・Ti/Pt/Auスタック、リフトオフパターニング、真空内・クライオスタット実装のための低アウトガスシールリング。
3〜5枚の試作ロットで提供するエンジニアド基板：570°C未満の水晶オンシリコン、ニオブ酸リチウムオンインシュレータ、キャリア上の圧電薄膜。
量子プログラムが実際に買う形で
単一ウェーハがネイティブ
研究ロットは特別扱いではなく標準提供です。1枚で試作し、発表し、同じレシピでリピート。
厄介なプロセスを、まとめて
深掘りエッチング・ガラスビア・インジウム・AuSn・接合・注入。通常5つの別見積になる工程が、ここでは1つのプログラムです。
極低温とUHVのリテラシー
フラックスフリーメタラジー、低アウトガスの選択、リフロー炉ではなく真空槽とクライオスタットのための材料選定。
透明基板への習熟
溶融石英・サファイア・ガラスはこのフローの第一級基板です。パターニング・穴あけ・接合・ダイシングに対応。
1人のPM、窓口の一元化
プラットフォーム混合プログラムも、RFQから出荷まで専任プロジェクトマネージャーのもとで一元管理します。
実ページの上の仕様
上のすべての提供は完全な仕様ページへリンクしています。設計レビューは形容詞ではなく数値から始まります。
この工程から始まる専用ページ
共振器・量子ビットチップ向けのNb・Ta薄膜、ICP-RIE、TSV、インジウム・AuSnフリップチップ。極低温試験と公開PDKは対象外。
プロジェクトを開始しましょう。
通常1営業日以内にご連絡します。
プラットフォーム・デバイス・主要形状・基板・環境・数量をお知らせください。エンジニアが通常1営業日以内にご連絡します。